1位全加器的设计1 74153设计一位全加器

一、实验目的

1.熟悉QUARTUSII软件的使用;

2.熟悉实验箱的使用;

3.掌握利用层次结构描述法设计电路。

二、实验原理及说明

由数字电路知识可知,一位全加器可由两个一位半加器与一个或门构成,其原理图如图1所示。该设计利用层次结构描述法,首先设计半加器电路,将其打包为半加器模块;然后在顶层调用半加器模块组成全加器电路;最后将全加器电路编译下载到实验箱,其中a,b,cin信号可采用实验箱上键1、键2和键3进行输入,s,co信号采用D1与D2发光二极管来显示。

图1.1 全加器原理图

三、实验步骤

1位全加器的设计(1) 74153设计一位全加器

1.建立full_adder的工程(project)

在QUARTUSII软件下创建一工程,工程名为full_adder,芯片名为EP1C3T144,选择FPGA目标器件,根据DE2的平台情况,选择cycloneII系列的EP2C35F672C6,注意工程路径不要放到安装路径;

2.设计half_adder的VHDL模块

新建VHDL语言文件,输入如下半加器VHDL语言源程序,并存盘为half_adder.vhd;

library IEEE;

use IEEE.STD_LOGIC_1164.all;

entity half_adder is

port( a : in STD_LOGIC;

b : inSTD_LOGIC;

s : outSTD_LOGIC;

co: out STD_LOGIC );

end half_adder;

architecture half_adder of half_adder is

signal c,d:std_logic;

begin

c<=a or b;

d<=a nand b;

co<=not d;

s<=c and d;

end half_adder;

3.验证half_adder.vhd的正确与否,进行仿真

一般先进行功能仿真,再进行时序仿真。为了仿真,首先编辑测试文件。本次实验由于系统简单,采用对输入信号进行输入波形编辑的方法得到激励文件编辑波形文件并存盘

  

爱华网本文地址 » http://www.413yy.cn/a/25101015/248887.html

更多阅读

ui的设计教程 qt ui界面设计教程

ui的设计教程——简介 其实,我也是个初学者,这里分享下我学习的经验。请不要把这当做能够使你直接成为大师的作品。目前我学习的是VS和Android进行设计。ui的设计教程——方法——androidui的设计教程 1、 下图是我刚刚学的时候所使

展示设计理念 展柜的设计说明

展示设计是艺术设计领域中具有复合性质的设计形式之一。在客观上,它融合了二维、三维、四维等设计因素;在主观上,它是信息及其特定时空关系的规划和实施。本章从概念的认同、特征的分析、范围的认定和展示设计的风格等四个方面阐述展

艺术与设计——原研哉语录篇 原研哉 设计中的设计

原研哉语录日本中生代国际级平面设计大师、日本设计中心的代表、武藏野美术大学教授,无印良品(MUJI)艺术总监。设计领域泛于长野冬季奥运开、闭幕式节的节目纪念册和2005年爱知县万国博览会的文宣设计中,展现了深植日本文化的设计理念

智能化系统的设计标准 智能化系统设计流程

公共2万多字,这只粘了一部分.智能建筑设计标准1 总 则1. 0. 1为了规范智能建筑工程设计,提高智能建筑的设计质量,制定本标准。1.0.2本标准适用于智能办公楼、综合楼、住宅楼的新建、扩建、改建工程,其他工程项目也可参照使用。1.0.3智能建

声明:《1位全加器的设计1 74153设计一位全加器》为网友时光会淡化谎话分享!如侵犯到您的合法权益请联系我们删除